ZVS开关电源中的谷底检测电路设计
基于反激式DC-DC变换器拓扑,设计了一种精确的谷底检测电路,可以在比较宽的频率范围内检测到电压谷底.同时,为解决高频谐振条件下器件延时给检测精度带来的影响,引入一个迟滞比较器,通过调节其迟滞窗口来抵消延时.该电路已在1.5 μm BCD工艺下设计完成.测试结果表明,电路工作正常,预期的功能均已实现.
零电压开通、谷底检测、反激式DC-DC变换器、BCD工艺
38
TN432(微电子学、集成电路（IC）)
国家自然科学基金资助项目90707002;浙江省自然科学基金资助项目Z104441
2009-01-12（万方平台首次上网日期，不代表论文的发表时间）
共5页
735-739
