一种嵌入式DSP核的设计及FPGA验证
设计了一个4级流水线的16位定点DSP核.该DSP核支持151条指令,除了执行返回指令需要两个机器周期外,其他指令都在一个机器周期内完成.该DSP核用Altera公司的Cyclone EP1C12Q240C8 FPGA器件实现,可工作在18.6 MHz.基于Altera公司的FPGA集成开发环境QUARYUS II和FPGA开发板,对该DSP核进行了FPGA验证.结果表明,该DSP核能正确地执行各条指令,并能完成IMA ADPCM的编解码功能.
DSP核、FPGA、RAW相关、IMA ADPCM
38
TP332(计算技术、计算机技术)
2008-06-24（万方平台首次上网日期，不代表论文的发表时间）
共4页
302-305
