时钟产生电路中高频生成器的分析与设计
分析了目前常用的高频生成器的电路结构及其优缺点,提出了一种新的高频生成器电路结构.该电路完全由数字逻辑门构成,结构简单;同时,倍频系数可达10以上;在参考时钟频率为100 MHz时,可以实现1 GHz以上输出时钟的高频输出.
延迟锁定环、时钟产生电路、高频生成器
38
TN431.2(微电子学、集成电路(IC))
国家自然科学基金60676016;湖南省高校科研基金06D064
2008-06-24(万方平台首次上网日期,不代表论文的发表时间)
共4页
218-221