10.3969/j.issn.1004-3365.2007.06.020
基于分组网络结构NoC的BIST串扰测试方法
针对大规模NoC芯片设计中BIST测试时间长和消耗面积大的问题,提出一种测试NoC内switch间互连线串扰的BIST方法.对于互连线工作在1 GHz以下的大规模NoC,电容耦合是影响串扰的主要因素.通过并行测试结构,同时对几条受害线进行测试,有效减小了测试时间和电路面积.从理论角度对所提方法的测试时间和功率损耗进行了分析,以3×3 mesh结构的NoC为例,验证了所提方案和理论分析的正确性.
内建自测试、NoC、串扰、测试向量
37
TN402(微电子学、集成电路（IC）)
国家高技术研究发展计划863计划VLSI重大专项60376024;国家自然科学基金2003AAl211307
2008-04-10（万方平台首次上网日期，不代表论文的发表时间）
共5页
852-856
