10.3969/j.issn.1004-3365.2007.04.034
低功耗AES S盒的ASIC设计与实现
S盒是高级加密标准(AES)硬件实现的关键, 消耗了AES电路的大部分功耗.提出了一种基于合成域的异步流水线结构,以降低整个S盒的功耗.在电路实现中,电平敏感锁存器被插入数据通道中,以屏蔽动态竞争的传播.一种新的异步握手单元H-element组成的锁存控制器用来控制锁存器的开启和关闭.该S盒电路是一款采用0.25 μm CMOS工艺的ASIC,较之合成域S盒电路,版图仿真结果表明,该电路以适宜的面积代价实现了低功耗.该电路可应用在诸如智能卡、无线传感器网络(WSN)节点芯片的嵌入式AES加密引擎中.
S盒、专用集成电路、高级加密标准、合成域、异步流水线
37
TN43;TP309(微电子学、集成电路(IC))
国家高技术研究发展计划863计划2006AA01Z226;华中科技大学基金重点项目2006Z001B
2007-10-22(万方平台首次上网日期,不代表论文的发表时间)
共5页
610-614