10.3969/j.issn.1004-3365.2007.03.020
一种高速BiCMOS采样/保持电路的设计
给出了一种基于BiCMOS OTA的高速采样/保持电路.设计采用0.35 μm BiCMOS工艺,利用Cadence Spectre进行仿真.当输入信号为242.1875 MHz正弦波,采样速率为500 MSPS时,该采样/保持电路的SFDR达到59 dB,各项指标均能达到8位精度.在3.3 V电源电压下的功耗为26 mw.该采样/保持电路已应用到高速8位A/D转换器的研制中,取得了很好的效果.
采样/保持电路、跨导运算放大器、BiCMOS
37
TN433(微电子学、集成电路（IC）)
国家重点实验室基金51439050105DZ3403;9140C090106070C09
2007-07-30（万方平台首次上网日期，不代表论文的发表时间）
共4页
386-389
