10.3969/j.issn.1004-3365.2006.03.019
一种10位80 MS/s低功耗采样保持电路的设计
给出了一种基于开关电容(SC)电路的10位80 MHz采样频率低功耗采样保持电路.它是为一个10位80 MS/s 流水线结构A/D转换器的前端采样模块设计的.在TSMC 0.25 μm CMOS工艺,2.5 V电源电压下,该电路的采样频率为80 MHz;在奈奎斯特频率采样时,无杂散动态范围(SFDR)为75.4 dB, SNDR为71.8 dB, ENOB为11.6,输入信号范围可达160 MHz(两倍采样频率),此时SFDR仍大于70 dB.该电路功耗为16.8 mW.
采样保持、栅压自举、低功耗、运算跨导放大器
36
TN432(微电子学、集成电路（IC）)
2006-07-07（万方平台首次上网日期，不代表论文的发表时间）
共4页
330-333
