10.3969/j.issn.1004-3365.2006.03.008
基于FPGA平台的媒体系统芯片验证框架
针对媒体系统芯片的不同仿真和验证要求,提出了一种基于FPGA平台的媒体系统芯片验证框架.采用层次化的方法设计软件平台,实现了软件平台的可配置性;采用面向多媒体处理的改进总线结构,实现了硬件平台的可配置和可重用性.基于提出的媒体系统芯片验证框架,快速构建了音频解码系统芯片验证平台,实现了对128 kbps,44.1 kHz立体声AAC LC的实时解码,达到了验证要求.
媒体系统芯片、可编程逻辑门阵列、验证框架、层次化、总线结构
36
TP337(计算技术、计算机技术)
国家科技攻关项目2002AA1Z1140
2006-07-07（万方平台首次上网日期，不代表论文的发表时间）
共5页
284-287,291
