10.3969/j.issn.1004-3365.2006.01.025
一种100 MHz采样频率CMOS采样/保持电路
设计了一种高速采样保持电路.该电路采用套筒级联增益自举运算放大器,可在达到高增益高带宽的同时最大程度地减小功耗;优化了采样开关,获得了良好的线性度,减少了输出误差;电路的采样频率达到100 MHz.采用Charter半导体公司的0.35 μm标准CMOS工艺库,对整体电路和分块电路进行了性能分析和仿真.
A/D转换器、采样/保持电路、增益自举运算放大器
36
TN432(微电子学、集成电路(IC))
上海市科委资助项目037062019
2006-04-06(万方平台首次上网日期,不代表论文的发表时间)
共4页
90-93