10.3969/j.issn.1004-3365.2006.01.005
H.264/AVC硬件解码器设计及其验证策略
提出了一种H.264/AVC硬件解码器的SOC/ASIC设计方案,并在实现电路的基础上,重点分析了基于文中的硬件设计方案的验证策略.该设计方案已经在基于FPGA的验证平台上通过功能原型验证,结果证明,这是一个完全可行的H.264/AVC硬件解码设计方案.
H.264/AVC、专用集成电路、解码器、FPGA、验证
36
TN492(微电子学、集成电路（IC）)
新材料领域项目2002AA1Z1190
2006-04-06（万方平台首次上网日期，不代表论文的发表时间）
共4页
16-18,26
