10.3969/j.issn.1004-3365.2005.04.026
低踢回噪声锁存比较器的分析与设计
设计了一种低踢回噪声锁存比较器,着重分析和优化了比较器的速度和失调电压.在0.35 μm CMOS工艺条件下,采用Hspice对电路进行了模拟.结果表明,比较器的最高工作频率为200 MHz,分辨率在6位以上,灵敏度为0.3 mV;在2.5 V电源电压下,功耗为70 μW.
锁存比较器、踢回噪声、失调电压
35
TN432(微电子学、集成电路(IC))
2005-09-22(万方平台首次上网日期,不代表论文的发表时间)
共5页
428-432