10.3969/j.issn.1004-3365.2005.03.020
部分耗尽SOI静态存储器位线电路的研究
对部分耗尽SOI CMOS静态存储器的位线电路进行了模拟和研究,详细分析了BJT效应对SRAM写操作过程的影响,给出了BJT效应在SRAM写操作过程的最坏条件和最好条件下存储单元门管的瞬态泄漏电流的模拟结果;在详细分析BJT效应影响的基础上,对"First Cycle"效应进行了全面的研究.结果表明,"First Cycle"效应对写操作影响较大;研究了位线电容负载对存储单元门管体电位的依赖.最后,给出了研究结果.
静态存储器、位线、部分耗尽、SOI
35
TN432(微电子学、集成电路（IC）)
2005-07-14（万方平台首次上网日期，不代表论文的发表时间）
共5页
297-300,304
