10.3969/j.issn.1004-3365.2005.03.008
全集成2.4 GHz CMOS对称式收发开关的设计
文章设计了一种应用于无线通信的2.4 GHz全集成对称式串并型射频收发开关,详细分析了影响这种射频收发开关性能的各种因素,并采用了相应的优化方案.经仿真,在2.5 V电压下获得了插入损耗1.0 dB、隔离度30.5 dB和1 dB压缩点为16.1 dBm的较好结果.该开关采用TSMC 0.25 μm工艺设计实现,版图面积(包括pad)为0.6 mm2.
CMOS、射频集成电路、射频CMOS开关、收/发开关
35
TN432(微电子学、集成电路（IC）)
上海市科委资助项目017015030
2005-07-14（万方平台首次上网日期，不代表论文的发表时间）
共4页
253-255,259
