10.3969/j.issn.1004-3365.2004.03.021
新型CMOS采样/保持电路的设计研究
讨论了目前各种先进的采样/保持电路结构,基于底极板(Bottom Plate)采样技术和引导开关技术,设计了一种新型的全差分开关电容双采样保持放大器,有效地消除了电荷注入和时钟馈通效应,并保证了较高的单位增益频率、采样速率和信号建立时间.电路设计基于TSMC 0.35μm CMOS工艺Bsim3模型,并采用Hspice工具对设计进行了仿真验证.
模拟/数字转换器、采样保持电路、全差分、引导开关技术、采样速率
34
TN402(微电子学、集成电路（IC）)
国家高技术研究发展计划863计划2002AA1Z1210
2004-08-12（万方平台首次上网日期，不代表论文的发表时间）
共4页
298-301
