10.3969/j.issn.1004-3365.2004.03.016
DTW的ASIC实现算法研究
通过分析DTW算法,提出了一种适合ASIC实现的心动阵列结构.仿真结果表明,该并行VLSI处理器阵列系统能够在N+M-1个时钟周期内计算出两个模板的匹配加权距离.较之基于通用处理器串行实现的DTW算法需要的3pMN/2个时钟周期,该算法节省了大量的运算时间.
DTW、语音识别、心动阵列、专用集成电路
34
TN47(微电子学、集成电路（IC）)
国家自然科学基金60172064,69881001;广东省科研项目粤财企[2003]259号
2004-08-12（万方平台首次上网日期，不代表论文的发表时间）
共4页
281-284
