10.3969/j.issn.1004-3365.2003.06.022
一种适合SOC的时钟控制器IP核
随着集成电路系统的规模和复杂性的不断提高,基于IP核的SOC系统的设计已被广泛采用.与此同时,电路测试的难度不断增大,对电路的可测性设计也提出了更高的要求.文章介绍了应用于嵌入式系统的16位时钟控制器(Timer Control Unit)的IP核设计,设计中采用了JTAG可测性设计电路.
嵌入式系统、片上系统、时钟控制器、IP核、可测性设计
33
TN302(半导体技术)
2004-04-02(万方平台首次上网日期,不代表论文的发表时间)
共4页
554-557