期刊专题

10.3969/j.issn.1004-3365.2003.01.002

高性能IC版图综合中的互连线时延估计模型

引用
提出了一组适用于高层综合并考虑各种优化技术的互连时延估计模型,包括最优线宽设计(OWS)、缓冲插入和线宽设计(BIWS).同Spice给出的模拟结果相比,它们能够给出准确的估计.该模型的时间的阶为一常量.因此,这些简单、快速、准确的模型可用于基于性能要求的集成电路逻辑综合和版图规划.

集成电路、互连线、时延估计、版图综合

33

TN405.97(微电子学、集成电路(IC))

国家高技术研究发展计划863计划863-SOC-Y-3-3-2

2004-02-20(万方平台首次上网日期,不代表论文的发表时间)

共4页

5-8

相关文献
评论
暂无封面信息
查看本期封面目录

微电子学

1004-3365

50-1090/TN

33

2003,33(1)

相关作者
相关机构

专业内容知识聚合服务平台

国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”

国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304

©天津万方数据有限公司 津ICP备20003920号-1

信息网络传播视听节目许可证 许可证号:0108284

网络出版服务许可证:(总)网出证(京)字096号

违法和不良信息举报电话:4000115888    举报邮箱:problem@wanfangdata.com.cn

举报专区:https://www.12377.cn/

客服邮箱:op@wanfangdata.com.cn

打开万方数据APP,体验更流畅