10.3969/j.issn.1004-3365.2002.06.019
低功耗RS-485总线HDLC控制器的ASIC设计
文章给出了基于RS-485总线专用HDLC控制器的ASIC设计.此设计采用CMOS工艺.该芯片为电池供电系统中的专用电路,因此,低功耗是设计中一个主要考虑的因素.设计采用了时钟悬挂技术和处理单元共享,以减小芯片面积,减少动态功耗,显示出ASIC在工程设计中的优越性.
HDLC、控制器、RS-485总线、ASIC
32
TN492(微电子学、集成电路(IC))
2004-02-20(万方平台首次上网日期,不代表论文的发表时间)
共4页
469-472