10.3969/j.issn.1004-3365.2002.06.017
一种低压差+5 V三端电源的研制
介绍了一种CMOS低压差+5 V三端稳压源.在电路设计上,将PMOS管作为调整管,采用带隙基准和NMOS基准两种结构,重点讨论了影响低压差电源的几个因素;在工艺上,采用硅栅自对准CMOS工艺,做出了100 mA时压差为0.3 V的+5 V三端电源.采用NMOS基准的三端稳压源,其静态电流和电源抑制比等参数优于采用带隙基准的三端稳压源.
CMOS、稳压电源、低压差、调整管、NMOS基准
32
TN432(微电子学、集成电路（IC）)
2004-02-20（万方平台首次上网日期，不代表论文的发表时间）
共4页
462-464,468
