10.3969/j.issn.1004-3365.2002.05.006
高速吞脉冲程序分频器的电路设计与 PSPICE模拟
介绍了一种新的吞脉冲程序分频器的电路设计,并用0.8 μm CMOS工艺模型在微机上进行了SPICE模拟,其最高工作频率可达1.7 GHz.与一般吞脉冲程序分频器相比,具有电路简洁、高频、快速的特点,可广泛应用于各种锁相频率合成器中.
吞脉冲程序分频器、CMOS、集成电路、PSPICE模拟、锁相环
32
TN431.2(微电子学、集成电路（IC）)
2004-02-20（万方平台首次上网日期，不代表论文的发表时间）
共4页
344-347
