10.3969/j.issn.1004-3365.2002.03.023
基于VHDL语言的数字频率计的设计
文章介绍了用EDA技术作为开发手段,实现数字频率计的设计.系统基于VHDL语言,以CPLD为核心,具有体积小、可靠性高、灵活性强等特点.
数字频率计、EDA、VHDL、CPLD
32
TN79(基本电子电路)
2004-02-20(万方平台首次上网日期,不代表论文的发表时间)
共4页
234-237
10.3969/j.issn.1004-3365.2002.03.023
数字频率计、EDA、VHDL、CPLD
32
TN79(基本电子电路)
2004-02-20(万方平台首次上网日期,不代表论文的发表时间)
共4页
234-237
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn