10.3969/j.issn.1004-3365.2002.03.004
基于虚拟制造技术的集成电路工艺设计优化
采用虚拟制造技术对0.8 μm双阱LPLV CMOS工艺进行优化,确定了主要的工艺参数.在此基础上,对全工艺过程进行仿真,得到虚拟制造器件和软件测试数据,所得结果与实测数据吻合得很好.
CMOS器件、虚拟制造、工艺模拟、工艺优化
32
TN432(微电子学、集成电路(IC))
2004-02-20(万方平台首次上网日期,不代表论文的发表时间)
共3页
172-174
10.3969/j.issn.1004-3365.2002.03.004
CMOS器件、虚拟制造、工艺模拟、工艺优化
32
TN432(微电子学、集成电路(IC))
2004-02-20(万方平台首次上网日期,不代表论文的发表时间)
共3页
172-174
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn