10.3969/j.issn.1004-3365.2002.02.009
一种减少杂散的直接数字频率合成器改进结构
直接数字式频率合成器(DDS)是一种全数字器件,它不可避免地会引入杂散信号.杂散多且较难预知一直是限制DDS应用的主要因素.文章对DDS的杂散进行了分析,并采用Verilog HDL,设计了一种减少杂散的DDS改进结构.Matlab分析结果表明,所设计的DDS杂散波明显减少,信噪比提高了36 dB.
直接数字式频率合成器、频率合成、相位截断误差、Verilog HDL
32
TN431.2(微电子学、集成电路（IC）)
2004-02-20（万方平台首次上网日期，不代表论文的发表时间）
共4页
117-119,123
