10.3969/j.issn.1004-3365.2001.06.020
一种高速直接数字频率合成器及其FPGA实现
介绍了一种用于QAM调制和解调的直接数字频率合成器,该电路同时输出10位正弦和余弦两种波形,系统时钟频率为50 MHz,信号的谐波小于-72 dB.输出信号的范围为DC到25MHz,信号频率步长为0.0116 Hz,相应的转换速度为20 ns,建立时间延迟为4个时钟.直接数字合成器(DDFS)采用一种有效查找表的方式生成正弦函数,为了降低ROM的大小,采用了1/8正弦波形函数压缩算法.直接数字频率合成器的数字部分由Xilinx FPGA实现,最后通过数模转换器输出.
数字频率合成器、锁相环、现场可编程逻辑阵列、查找表、只读存储器
31
TN431.2(微电子学、集成电路（IC）)
2004-02-20（万方平台首次上网日期，不代表论文的发表时间）
共4页
451-454
