10.3969/j.issn.1004-3365.2001.05.006
衬底耦合噪声的测量与分析
提出了一种测量衬底耦合噪声的新型电路结构.为了能够将耦合噪声放大到方便于片外测量的幅度,采用了数字预校正技术,在测量工作真正开始之前就基本消除每一级运放的输入失调.并基于这项技术用0.6 μm CMOS工艺实现了一块芯片,以衡量不同的隔离措施对于降低耦合效应的有效程度.采用这项技术,仅用普通的低精度(8-bit)示波器就可以完成对衬底耦合噪声的测量.
衬底耦合噪声、隔离环、数字预校正、级联放大
31
TN722.3(基本电子电路)
2004-02-20（万方平台首次上网日期，不代表论文的发表时间）
共5页
337-341
