10.3969/j.issn.1004-3365.2001.02.003
12位1O MS/s CMOS流水线A/D转换器的设计
文中介绍了一种六级12位10 Msample/s CMOS流水线A／D转换器的设计。该设计方案采用了双差分动态比较器结构，保证了处理模拟信号的精度与速度；采用冗余编码技术，进行数字误差校正，减小了多种误差敏感性，避免了由于余量电压超限而导致的失码，并降低了采样／保持电路和D/A转换电路的设计难度。
A/D转换器、双差分动态比较器、CMOS
31
TN431.1(微电子学、集成电路（IC）)
2004-02-20（万方平台首次上网日期，不代表论文的发表时间）
共3页
87-89
