10.3969/j.issn.1004-3365.2000.06.017
高采样率FIR数字滤波器的设计与实现
介绍了在数字算法设计和实现中基于FPGA四输入查找表结构的FIR 滤波器流水线设计技术,和结合先进的EDA软件进行高效设计的方法和途径,给出了设计的仿真结果.该设计能满足高采样率的要求,设计效率高,对FPGA硬件资源的利用高效合理,而且文中提到的基于流水线技术的算法分解方法可推广应用到其它需要高速数字算法实现的领域中,从而充分挖掘和利用FPGA的高速特性.
FIR、滤波器、FPGA、VHDL、流水线设计
30
TN713(基本电子电路)
2004-02-20（万方平台首次上网日期，不代表论文的发表时间）
共4页
430-433
