10.3969/j.issn.1004-3365.2000.06.011
多值可编程逻辑阵列的优化设计技术
引入了一种多功能文字电路,并讨论了其基本实现.通过使用该电路,并以四值逻辑加法器的设计为例,进行了I型和II型的多值可编程逻辑阵列设计.这种电路减少了所设计多值可编程逻辑阵列的规模.
多功能文字电路、多值逻辑、可编程逻辑阵列、输出解码器、加法器
30
TN431.2(微电子学、集成电路（IC）)
2004-02-20（万方平台首次上网日期，不代表论文的发表时间）
共5页
406-409，429
