10.3969/j.issn.1004-3365.2000.06.008
一种数字系统综合中存储器规划的改进算法
用VHDL语言描述的数字系统中,经常使用大量的数组对应于真实系统中的存储器,减少存储器的操作时间对于提高整个系统的速度是一个非常有意义的问题,而改进存储器地址生成技术是解决这个问题的途径之一.文章研究了一些与此相关的新技术[1],但这些新技术的使用将增加一些冗余的存储单元,特别是对于多数组问题.为此,提出了一种多启发式组合算法,以求同时达到尽量减小冗余量和提高计算速度的目的.
数字系统、高层综合、存储器、生成技术、地址规划
30
TP333(计算技术、计算机技术)
2004-02-20（万方平台首次上网日期，不代表论文的发表时间）
共4页
395-398
