10.3969/j.issn.1004-3365.2000.05.017
一种用于E1/T1接口电路的全数字锁相环
提出了一种直接实现的一阶全数字锁相环时钟提取电路,通过鉴相窗口拓宽、高倍采样、噪声滤波、输出相位累加器比特泄漏等改进算法,使电路完全能满足AT &T 和ITU标准规定的相位抖动传递函数和输入抖动容限的要求.该电路具有简单、实用、通用性好等特点.
E1/T1接口电路、数字锁相环、时钟提取电路、噪声滤波
30
TN43(微电子学、集成电路（IC）)
2004-02-20（万方平台首次上网日期，不代表论文的发表时间）
共5页
354-358
