10.3969/j.issn.1004-3365.2000.04.014
低功耗CMOS逻辑电路设计综述
分析了CMOS逻辑电路的功耗来源,从降低电源电压、减小负载电容和逻辑电路开关活动几率等方面论述了降低功耗的途径.讨论了深亚微米器件中亚阈值电流对功耗的影响以及减小亚阀值电流的措施,最后分析了高层次设计对降低功耗的关键作用,说明低功耗设计必须从设计的各个层次加以考虑,实现整体优化设计.
VLSI、CMOS逻辑电路、低功耗电路、深亚微米器件
30
TN47(微电子学、集成电路（IC）)
2004-02-20（万方平台首次上网日期，不代表论文的发表时间）
共5页
263-267
