10.3969/j.issn.1004-3365.2000.04.001
优化VLSI缓冲器功耗的设计模型研究
对优化超大规模集成(VLSI)缓冲器的功耗进行了研究.对于驱动较大负载,在满足缓冲器延迟限度范围内实现系统功耗的最小化,是提高VLSI缓冲器性能的关键问题之一.文章发展了关于缓冲器信号延迟、功耗和负载间的关系,并给出基于最小延迟基础上缓冲器功耗的优化设计模型和方法.经SPICE模拟验证,该模型可有效地降低系统功耗和提高系统工作性能,说明该设计模型是合理和可行的.
VLSI、缓冲器、延迟、功耗
30
TN47(微电子学、集成电路(IC))
2004-02-20(万方平台首次上网日期,不代表论文的发表时间)
共4页
213-216