10.3969/j.issn.1004-3365.2000.03.005
1.5V高速全摆幅BiCMOS逻辑电路的研究
分析了影响BiCMOS全摆幅输出和高速度的因素,探索了一种新的抑制BJT过饱和的反馈网络,提出了具有高速全摆幅输出的BiCMOS逻辑单元.该单元可以工作于1.5V,并且易于实现多输入扩展,它特别适于VLSI设计.模拟结果表明,该单元实现了优于CMOS的全摆幅输出,且其速度高于同类CMOS电路10倍以上.
BiCMOS、逻辑电路、全摆幅技术、超大规模集成电路
30
TN47(微电子学、集成电路（IC）)
2004-02-20（万方平台首次上网日期，不代表论文的发表时间）
共3页
155-157
