10.3969/j.issn.1004-3365.2000.02.006
数模混合电路衬底耦合模型研究
提出了数模混合集成电路衬底耦合噪声的一种建模方案:将集成电路芯片的衬底划分为多个Voronoi图,计算各区域的R、C值,在将衬底RC网络映射到原电路网表之后,对新网表进行SPICE模拟,分析数模混合集成电路中的衬底噪声.用此模型模拟了两个数模混合集成电路的衬底耦合噪声,指出了在模拟电路关键器件周围加保护环是减少衬底耦合噪声的一种有效途径.
数模混合集成电路、衬底耦合、数值模拟、Voronoi图
30
TN453(微电子学、集成电路（IC）)
国家科技攻关项目96-738-01-03-09
2007-05-28（万方平台首次上网日期，不代表论文的发表时间）
共5页
88-91,96
