10.3969/j.issn.1004-3365.2000.01.009
80C51微处理器嵌入式内核的设计研究
采用高层综合的方法设计出80C51微处理器嵌入式内核,并在1.2 μm工艺线上完成了投片实验,获得了满意的结果.内核面积按照等效门计算为7600门规模.
微处理器、嵌入式内核、专用集成电路、高层综合
30
TP312(计算技术、计算机技术)
2004-02-20(万方平台首次上网日期,不代表论文的发表时间)
共3页
28-30
10.3969/j.issn.1004-3365.2000.01.009
微处理器、嵌入式内核、专用集成电路、高层综合
30
TP312(计算技术、计算机技术)
2004-02-20(万方平台首次上网日期,不代表论文的发表时间)
共3页
28-30
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn