10.3969/j.issn.1004-3365.2000.01.001
VLSI电路中互连线特性研究及其数值模拟
用数值计算方法详细模拟了室温及低温(77 K)下VLSI电路中金属互连线的寄生电容和时间延迟,得到了金属互连线的几何结构对寄生效应的影响.结果表明,互连线宽W同互连线节距P之比为0.5~0.6是获得最小时间延迟的最佳尺寸.模拟还给出了用铜代替铝金属线及用低介电常数电介质(εlow-k=0.5εSiO2)代替SiO2后,在室温和低温条件下寄生电容及延迟的改善情况.
超大规模集成电路、互连、寄生电容、时间延迟、数值模拟
30
TN405.97(微电子学、集成电路(IC))
2004-02-20(万方平台首次上网日期,不代表论文的发表时间)
共5页
1-4,7