10.3969/j.issn.1004-3365.1999.05.011
RS(255,223)码编码器设计与CPLD实现
选取具有对称系数的生成多项式,利用Top-down设计方法设计并用CPLD实现了RS(255,223)码编码器.该编码器可装入一片Flex8000系列EPF8820ATC144-2芯片中,所用逻辑单元数为537个(该芯片共有627逻辑单元),约8700个门,可稳定工作在10MHz频率上.与已有的相同设计相比,该设计具有较快的速度和较小的面积.
RS码、编码器、大规模集成电路、CPLD
29
TN762;TN47(基本电子电路)
2004-02-20（万方平台首次上网日期，不代表论文的发表时间）
共4页
347-350
