10.3969/j.issn.1004-3365.1999.02.010
一种1.5～2 μm双掺杂多晶硅栅CMOS工艺研究
采用常规P阱硅栅CMOS改进工艺,进行1.5～2 μm CMOS工艺研究.与常规工艺相比,做出的PMOS管漏源击穿电压可达18～23 V,5 V工作电压下沟道调制效应较小,相应的欧拉电压可达25～30 V,工艺特点在于采用了硼掺杂多晶硅作PMOS管栅电极,磷掺杂多晶硅作NMOS管栅电极.
CMOS工艺、多晶硅栅、PMOS晶体管
29
TN405(微电子学、集成电路（IC）)
2004-02-20（万方平台首次上网日期，不代表论文的发表时间）
119-122
