10.3969/j.issn.1006-6675.2013.01.035
CAN总线接口的FPGA设计与实现
本文提出了CAN总线接口的FPGA设计方法,设计了CAN接口功能模块来完成CPU与SJA1000之间的访问时序转换.设计了模块状态机,运用Verilog语言编程,并进行了模拟仿真验证.
CAN、SJA1000、FPGA、Verilog
TP311;TN99;TP273
国家自然科学基金;高等学校博士学科点专项科研基金;国家高技术研究发展计划（863计划）
2013-04-27（万方平台首次上网日期，不代表论文的发表时间）
共5页
144-148
