10.7688/j.issn.1000-1646.2022.01.11
LDPC动态低延迟时分复用系统设计
为解决远距离高速信号传输的数据校验问题,提高编译码算法的数据传输效率与纠错效率,设计了一种基于伽罗华域LDPC的时分复用系统.采用模块化思想和流水线思想设计电路架构,并在LDPC译码部分采用了增强型硬判决算法,使LDPC编解码模块的码率达到了0.8125,在FPGA平台上达到了400 MHz的工作频率,时分复用系统单次传输10240 bit数据时最快可达43.8μs.与其他文献成果相比,本系统在FPGA上实现较高的时钟频率,同时具有较高的码率和吞吐率,针对不同的数据位宽具有一定的通用性,可应用于长距离高速信号传输场合.
时分复用;伽罗华域;低密度奇偶校验码;吞吐率;现场可编程门阵列;传输效率;码率
44
TN79(基本电子电路)
国家自然科学基金;辽宁省教育厅青年育苗项目
2022-02-17（万方平台首次上网日期，不代表论文的发表时间）
共6页
62-67
