10.14132/j.cnki.1673-5439.2019.06.004
具有线性掺杂PN型降场层的新型槽栅LDMOS
文中提出了一种具有线性掺杂PN型降场层的槽栅LDMOS器件(LDPN TG-LDMOS),以期获得较高的击穿电压和较低的导通电阻.线性掺杂PN型降场层能够优化器件的表面电场并降低结处的电场峰值,从而提高器件的击穿电压.同时,线性掺杂PN型降场层对N型漂移区的辅助耗尽作用能够提高器件的漂移区掺杂浓度,从而降低导通电阻.仿真结果表明,与常规的槽栅LDMOS相比,具有线性掺杂PN型降场层的槽栅LDMOS器件的击穿电压提高了28％,导通电阻降低了50％.
线性掺杂、击穿电压、导通电阻、槽栅、LDMOS
39
TN386.1(半导体技术)
国家自然科学基金青年基金61704084;国家自然科学基金61874059;射频集成与微组装技术国家地方联合工程实验室开放课题KFJJ20170302;江苏省高校自然科学基金17KJB510042;电子薄膜与集成器件国家重点实验室开放课题KFJJ201704;南京邮电大学引进人才科研启动基金NY218115
2020-04-15（万方平台首次上网日期，不代表论文的发表时间）
共6页
22-27
