10.3969/j.issn.1673-5439.2001.04.020
3.75 GHz 0.35 μm CMOS 1:4静态分频器集成电路设计
给出了一个利用0.35 μm CMOS工艺实现的1:4静态分频器设计方法.该分频器采用源极耦合场效应管逻辑电路,基本结构与T触发器相同.测试结果表明,当电源电压为3.3 V、输入信号峰峰值为O.5 V时,芯片可以工作在3.75 GHz,功耗为78 mW.
集成电路、分频器、CMOS工艺
21
TN4;TN772(微电子学、集成电路(IC))
2004-07-31(万方平台首次上网日期,不代表论文的发表时间)
共4页
91-94