10.3969/j.issn.1001-4616.2018.01.010
一种提取纳米CMOS器件中源/漏寄生电阻的恒定迁移率方法
源/漏寄生电阻作为器件总电阻的一个重要组成部分,严重制约着纳米CMOS器件性能.随着纳米CMOS器件尺寸不断减小,源/漏寄生电阻占器件总电阻比例越来越高,已经成为衡量CMOS器件可靠性的一个重要参数.本文提出一种恒定沟道迁移率条件下提取纳米CMOS器件中源/漏寄生电阻的方法.本方法通过测量固定偏压条件下一个器件的两条线性区Id-Vgs曲线之比,推导出纳米CMOS器件中源/漏寄生电阻,操作简单,精确度高,避免了推导过程中由沟道迁移率退化引入与器件栅长相关的误差.我们详细研究并选取合适外加偏压条件,保持推导过程中沟道迁移率恒定,确保源/漏寄生电阻值的稳定性.在固定外加偏压条件下,我们提取了45 nm CMOS工艺节点下不同栅长器件的沥/漏寄生电阻值,结果表明源/漏寄生电阻值与栅长不存在直接的依赖关系.最后,我们研究了工艺过程和计算过程引入的波动并进行了必要的误差分析.
纳米CMOS器件、源/漏寄生电阻、提取方法
41
TN386.1(半导体技术)
国家自然科学基金10947005
2018-09-29（万方平台首次上网日期，不代表论文的发表时间）
共6页
50-54,60
