10.3969/j.issn.1000-386x.2017.08.043
通用可编程LDPC编码器的设计
基于灵活性和通用性的考虑,设计一种基于多指令、多数据流的可编程处理器结构,实现准循环低密度奇偶校验码(LDPC)的编码算法.与传统的LDPC编码器相比,处理器采用数据位拼接方式实现矩阵与向量相乘,可以获得较高的计算速度、易于芯片布局.目前已经用硬件描述语言在Xilinx ISE平台可编程门阵列芯片XC2VP20上仿真实现了该处理器的架构,最大时钟频率为75 MHz.实验结果表明,该结构适用于多标准的LDPC编码器.
低密度奇偶校验码、多标准、多指令多数据流
34
TP3(计算技术、计算机技术)
山东省自然科学基金项目ZR2013FL030
2017-09-06（万方平台首次上网日期，不代表论文的发表时间）
共5页
241-244,250
