10.3969/j.issn.1000-386x.2015.02.003
SPM 结构上冗余读延迟写优化的设计与实现
随着微处理器架构的发展，将片上 SRAM组织成 SPM这种软件管理的非 cache 结构成为众多处理器的选择。SPM结构的特点是实现简单，访问延迟低、带宽高。要有效利用有限的片上 SPM空间提升程序性能，必须由用户显式进行数据的布局和传送，或者由编译器进行高效的自动访存优化。冗余读延迟写优化从循环中多个主存访问之间的关联性出发，自动进行了数据传送和缓存优化，提高了 SPM上的数据重用率。经过测试，可以有效提升程序性能。
SPM、访存优化、关联性、冗余读延迟写、数据重用
TP3(计算技术、计算机技术)
国家高技术研究发展计划项目2012A A010903
2015-04-03（万方平台首次上网日期，不代表论文的发表时间）
共4页
10-13
