10.3969/j.issn.1000-386x.2014.11.040
基于 FPGA的改进误差扩散加网算法实现
传统的误差扩散算法内存占用率高，加网速度慢。通过结合传统算法和并行优化算法，提出一种基于FPGA的算法改进方案并加以实现，大大减少了资源占用率并提高了加网速度。以FS误差扩散算法为例对加网结果进行分析表明，优化后的算法效果良好，基于可编程器件的数字加网不再依赖大容量存储，并使得实时加网成为可能。
数字加网、FPGA、误差扩散、并行计算
TP391.8(计算技术、计算机技术)
2014-12-11（万方平台首次上网日期，不代表论文的发表时间）
共4页
161-164
