10.3969/j.issn.1000-386X.2008.11.020
一种并行高速读取的存储器模型
为解决高速CPU与低速主存储器两者速度的平衡和匹配问题,提出一种并行高速读取的存储器模型,对其结构组成、基本原理、数据读取算法以及时间估算作了分析,最后通过仿真实验验证了其正确性和可行性.该模型具备一般的猝发式存储器和双端口存储器的数据读取特点,可以高速读取成组连续数据,大幅度地提高了微处理器系统的整体性能.
存储器、端口、猝发式、地址、并行
25
TP3;TN9
广东省自然科学基金资助项目06029281
2009-02-06（万方平台首次上网日期，不代表论文的发表时间）
共3页
51-52,55
