10.3969/j.issn.1007-080X.2009.04.023
基于DSP/BIOS的1553B总线接口设计
提出了一种以TMS320F2812为处理核心,协议处理芯片BU-61580为执行部件,采用CPLD作为逻辑综合电路、嵌入式实时操作系统DSP/BIOS为软件平台的1553B总线接口设计方案,介绍了硬件电路实现及软件驱动程序的编写.该总线接口现已成功和上位机进行通信并经测试证明运行稳定可靠.
TMS320F2812、BU-61580、DSP/BIOS、1553B、总线接口
15
TP3;U46
2009-05-26（万方平台首次上网日期，不代表论文的发表时间）
共4页
83-86
