10.3969/j.issn.1002-0640.2019.10.019
基于BFS和FPGA-CPU的混合加速器设计
为了实现由软件和硬件执行小世界图搜索的加速器系统,提出了一种在单芯片FPGA-CPU异构硬件平台上基于广度优先搜索算法实现的混合加速器系统设计;提出了采用线性代数语言实现的BFS;提出了一种处理单元结构,它由一个负责与主存储器全部交互的后端、用于执行布尔(×)运算的前端和一个距离生成器构成;在Zed-Board平台上设计了一种采用Xilinx Zynq Z7020 FPGA-CPU混合结构的实际加速器系统.实验结果表明,设计的混合加速器不仅能够实现小世界图的快速搜索,而且相比于目前其他先进的基于BFS算法的混合加速器结构有更好的加速性能.
广度优先搜索、小世界图、布尔运算、存储结构、处理单元、带宽利用率
44
TP33(计算技术、计算机技术)
河南省科技厅科技攻关计划项目182102310025;粮食信息处理与控制教育部重点实验室项目KFJJ-2016-201;河南工程学院博士基金资助项目Dkj2018002
2019-11-22（万方平台首次上网日期，不代表论文的发表时间）
共6页
95-100
