10.3969/j.issn.1000-3932.2010.03.026
基于FPGA的FFT处理器设计与实现
针对所设计数字谐波分析仪中速度和实现成本的瓶颈,提出一种基于FPGA的高速FFT处理器设计方法,并用Cyclone II 系列 FPGA EP2C35F672C6芯片实现了处理器.处理器采用按时间抽取基4算法,使用改进的CORDIC流水线结构设计蝶形运算单元,同时采用双端口RAM存储结构,整体基于VHDL语言进行模块化设计,经过仿真和硬件测试,结果与MATLAB计算结果相比较验证了设计的正确性.当系统工作频率为90 MHz时,完成1 024点输入为12位复数的FFT 需要45.6 μs,满足所设计的数字频谱分析仪系统实时性要求,解决了系统实时性和资源占用的矛盾.同时该处理器是在不使用IP核的前提下开发的,降低了实现成本.
FFT处理器、FPGA、VHDL语言、CORDIC算法
37
TN702(基本电子电路)
温州市科学技术局项目H20080001
2010-05-18(万方平台首次上网日期,不代表论文的发表时间)
共4页
107-109,124